



WT05511A-S1 规格书

Wireless-tag

版本 V1.0.0

2023 年 04 月 27 日

深圳市启明云端科技有限公司



关于本文档

本文档为用户提供 WT05511A-S1 规格。

文档版本

请至启明官网下载最新本本文档

修订历史

请至文档修订页查看修订历史

免责声明和版权公告

本文中的信息，包括供参考的 URL 地址，如有变更，恕不另行通知。

文档“按现状”提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档不负任何责任，包括使用本文档内信息产生的侵犯任何专利权行为的责任。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

文中提到的所有商标名称、商标和注册商标均属其各自所有者的财产，特此声明。

版权归©2023 启明所有。保留所有权利。

说明

由于产品版本升级或其他原因，本手册内容有可能变更。深圳市启明云端科技有限公司保留在没有任何通知或者提示的情况下对本手册的内容进行修改的权利。本手册仅作为使用指导，深圳市启明云端科技有限公司尽全力在本手册中提供准确的信息，但是深圳市启明云端科技有限公司并不确保手册内容完全没有错误，本手册中的所有陈述、信息和建议也不构成任何明示或暗示的担保。



文档修订记录

序号	版本号	变化状态	变更 (+/-) 说明	作者	日期
1	V1.0.0	C	创建文档	钟庆良	2023-04-27

*变化状态：C——创建，A——增加，M——修改，D——删除

Wireless-tag



目 录

1 概述	1
2 模组尺寸图	1
3 模组原理图及外围参考设计	2
4 引脚定义	3
4.1 引脚布局	3
4.2 引脚描述	4
5 功能描述	5
5.1 直接存储访问控制器 (DMA)	5
5.2 独立看门狗 (IWDG)	5
5.3 窗口看门狗 (WWDG)	6
5.4 通用和复用功能 (GPIO 和 AFIO)	6
5.5 外设互联	7
5.6 椭圆曲线加密 (ECC)	7
5.7 加密处理 (AES/DES)	7
5.8 真随机数发生器 (TRNG)	8
5.9 运算加速器 (CALC)	8
5.10 高级定时器 (ADTIM)	8
5.11 通用定时器 (GPTIMC)	9
5.12 基本定时器 (BSTIM)	10
5.13 低功耗定时器 (LPTIM)	10
5.14 模数转换控制器 (ADC)	11
5.15 实时时钟器 (RTC)	11
5.16 集成内部总线接口 (I2C)	12
5.17 串行外设接口 1 (LSSPI)	13
5.18 串行外设接口 2 (SPI2)	13
5.19 通用异步收发器 (UART)	14
5.20 音频接口 (PDM)	16
5.21 蓝牙 (BLE)	16
6 电器特性	17




1 概述

WT505511A-S1 是基于 linkedsemi (凌思微) LE5110 系列产品是高性能的工业级低功耗 BLE SoC 模组, 支持蓝牙 BLE5.0 /BLE5.1 全协议栈, 优秀的静电放电 (ESD) 抗扰度性能, HBM \geq 8KV; 可以广泛应用于工业控制、物品追踪、智慧城市、智能家居、智能表计、智慧消防、智慧农业、智能穿戴高精度室内定位等场景。

- 模块采用 QFN40(5*5) 芯片, SMD-20 封装 (图 4 模块尺寸);
- 板载 PCB 天线;
- 工作电压: 3.3V;
- 内置高速存储器 FLASH512kB, 64kB SRAM;
- 优秀的静电放电 (ESD) 抗扰度性能, HBM \geq 8KV;
- 包含 32-bit MCU 内核, 时钟频率可调, 最高可达 64MHz;
- RF 射频性能指标:
 - 最高-105dBm 的 RX 灵敏度
 - 最大+13dBm 的 TX 功率
 - 具备 117dBm 链路增益, 确保良好的信号覆盖范围
- 超低功耗设计, 在 SRAM 和 RTC 运行下, 待机电流低至 1.1 μ A;
- 支持 L2CAP、GAP、GATT、SMP 及 SIG 组织定义的各类 Profile;
- 集成丰富外设, 包括互补 PWM 输出、电容式触摸接口、高精度 ADC、AES/DES/ECC 安全单元、高速串口等;
- 封装小, 性能强、应用场景广泛。

2 模组尺寸图


图 1 模组尺寸图



4 引脚定义

4.1 引脚布局

图 4 引脚俯视图





4.2 引脚描述

模组共有 24 个引脚，具体描述参表 1 见。

表 1 引脚定义

引脚序号	引脚名称	描述
1	GND	接地
2	PA09	GPIO
3	PA08	GPIO
4	PA15	GPIO/BLE_TX
5	PA00	GPIO/ADC/睡眠唤醒
6	PB15	GPIO/睡眠唤醒
7	NRST	复位输入引脚，低有效
8	VDD	模块电源正极 3.3V
9	GND	接地
10	PB08	GPIO/无功脉冲输入(QP)
11	PB10	GPIO/秒脉冲输入(SE)
12	PB09	GPIO/有功脉冲输入(AP)
13	PA01	GPIO/ADC
14	PA02	GPIO/ADC
15	PB1	GPIO/UART_RX
16	PB0	GPIO/UART_TX
17	PB14	GPIO(BOOT 引脚，烧录程序时需要提供低电平)
18	PB06	GPIO/SWCLK (调试时钟接口)
19	PB05	GPIO/SWDIO (调试数据接口)
20	PA07	GPIO/睡眠唤醒
21	PA13	GPIO
22	PA14	GPIO/BLE_RX
23	VDD	模块电源正极 3.3V
24	GND	接地

5 功能描述

5.1 直接存储访问控制器（DMA）

直接存储器存取（DMA）用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输，无需 CPU 干预，数据可以通过 DMA 快速的移动，这就节省了 CPU 的资源来做其他操作。

功能如下：

- 支持 8 个独立 DMA 通道
- 每个 DMA 通道都有独立握手信号
- 每个 DMA 通道的优先级可编程
- 每个优先级仲裁使用由 DMA 通道号决定的固定优先级
- 支持多种传输类型
 - 内存到内存
 - 内存到外设
 - 外设到内存
- 支持多种 DMA 循环类型
- 支持多种 DMA 传输数据位宽
- 每个 DMA 通道都可以访问 primary 和 alternate 通道控制数据结构
- 所有通道控制数据以小端格式存储在系统内存中
- 单个 DMA 周期内传输数量可以编程（从 1 到 1024）
- 传输地址增量可以大于数据宽度
- 可以指示总线上发生的错误

5.2 独立看门狗（IWDG）

独立看门狗 IWDG，可用于检测软件和硬件异常，如主时钟停振，程序跑飞不再喂狗等。

功能如下：

- 自由运行的递减计数器
 - 写入 IWDG_RLR 寄存器将重新加载看门狗
 - 看门狗被激活后，则在计数器计数到 0 时产生复位
- IWDG 中断可唤醒睡眠模式 0 和睡眠模式 2

5.3 窗口看门狗 (WWDG)

窗口看门狗 WWDG, 对于过早或过晚喂狗都将产生 WWDG 复位, 可用于检测软件没有喂狗或在禁止喂狗区内喂狗行为, 防止程序跑至不可控状态。

功能如下:

- 支持设定喂狗禁止区
 - 通过 WIN 设置喂狗禁止区
 - ✓ WIN 寄存器设定为 11 时, 任何区域喂狗不产生复位
 - 喂狗禁止区喂狗产生 WWDG 复位
 - 喂狗禁止区后产生 WWDG 中断
 - ✓ WWDG 中断可用作喂狗请求
- WWDG 溢出长度可设定
 - 可通过 WWDG_RLR 寄存器设定
 - 溢出时产生 WWDG 复位
- WWDG 中断可用作喂狗请求

5.4 通用和复用功能 (GPIO 和 AFIO)

每个通用 GPIO 端口包含 16 个独立的引脚。这些引脚可单独配置为输入或输出。每个引脚可额外地可配置为开漏输出或带滤波输入模式, 配置为输出时可选择每个引脚的驱动强度。

GPIO 引脚可复用为外设功能端口, 例如 PWM 输出口或 UART 通信口, 每个外设均支持复用到多个引脚上。GPIO 端口支持最多 13 个异步外部中断, 可被配置到任何一个 IO 引脚上。并且, GPIO 端口支持通过 PIS 触发其他外设。

功能如下:

- 可配置为输入或输出
- 输出模式可配置
 - 推挽/开漏
 - 上拉/下拉
- 输入模式
 - 端口浮空
 - 上拉/下拉
 - 模拟端口
- 支持端口输出数据的复位/置位, 可按位操作
- 支持复用为外设功能端口
- 输出驱动能力可配置: 四种驱动能力选择



- 支持 16 个外部输入中断
- 支持端口配置写保护功能

5.5 外设互联

PIS 在微控制器中作为外设互联的桥接口使用，利用 PIS 可实现外设之间的相互触发，控制及自动化工作，提高系统的实时性和快速响应能力，可避免占用过多的 CPU 资源并简化软件工作，为各种应用提供便捷。

功能如下：

- 最多支持 8 个 PIS 通道选择
- 支持同步和异步通道选择
- 支持信号有效边缘选择
- 支持通道输出到管脚

5.6 椭圆曲线加密（ECC）

椭圆曲线加密（Elliptic Curve Cryptography），简称 ECC，是基于椭圆曲线数学理论实现的一种非对称加密算法。相比 RSA，ECC 优势是可以使用更短的密钥，来实现与 RSA 相当或更高的安全。

5.7 加密处理（AES/DES）

硬件加密模块主要用于由硬件对数据进行加密或解密操作，支持的标准有 AES、DES。

AES（Advanced Encryption Standard）是最新的分组对称密码算法，兼容联邦信息处理标准出版物（FIPS PUB 197，2001 年 11 月 26 日）规定的高级加密标准（AES）。

DES（Data Encryption Standard）是应用非常广泛的对称密码算法，兼容联邦信息处理标准出版物（FIPS PUB 46-3，1999 年 10 月 25 日）规定的的数据加密标准（DES）和三重 DES（TDES），遵循美国国家标准协会（ANSI）9.52 标准。

功能如下：

- 适用于 AES、DES 和 TDES 加密和解密操作
- AES
 - 支持 128、192、256 位的密钥
 - 支持 ECB、CBC 模式
 - 支持 1、8、16 或 32 位数据交换
- DES（TDES）
 - 支持 ECB、CBC 模式



- 支持 64、128 和 192 位密钥
- 支持在 CBC 模式下使用的 4x32 位初始化向量 (IV)
- 支持 1、8、6 和 32 位数据交换
- 支持直接存储器访问 (DMA) (用于传入数据和读出已处理数据)
- 支持产生 CPU 中断请求

5.8 真随机数发生器 (TRNG)

真随机数发生器 (TRNG) 可生产 1 位串行真随机数或 8/16/32 位并行真随机数功能如下:

- 支持可编程的随机数位宽
- 支持可编程的种子值
- 支持随机性修正模式
- 支持随机序列错误检测

5.9 运算加速器 (CALC)

运算加速器 (CALC) 可以执行平方根和除法的运算加速。

功能如下:

- 支持最大 32 位无符号数平方要运算
- 支持最大 32 位有符号数和无符号数除法运算
- 支持使用 DMA 写数据执行运算操作

5.10 高级定时器 (ADTIM)

高级控制定时器 (ADTIM) 由一个 16 位的自动装载计算器组成, 它由一个可编程的预分频器驱动。它适合多种用途, 包含测量输入信号的脉冲宽度 (输入捕获), 或者产生输出波形 (输出比较、PWM、嵌入死区时间的互补 PWM 等)。

使用定时器预分频和 RCC 时钟控制预分频器, 可以实现脉冲宽度和波形周期从几个微秒到几个毫秒的调节。

高级控制定时器 (ADTIM)、通用定时器 (GPTIMA, GPTIMB, GPTIMC) 与基础 (BSTIM) 定时器是完全独立的, 它们不共享任何资源。它们可以同步操作。

功能如下:

- 16 位递增、递减、递增/递减自动重载计数器。
- 16 位可编程预分频器, 用于对计数器时钟频率进行分频 (即运行时修改), 分频系数

介于 1 到 65536 之间。

- 多达 4 个独立通道，可用于：
 - 输入捕获
 - 输出比较
 - PWM 生成（边沿和中心对齐模式）
 - 单脉冲模式输出
- 同步化电路可控制定时器含外部信号与链接数个定时器。
- 发生如下事件时生成中断/DMA 请求：
 - 更新：计数器上溢/下溢、计数器初始化（通过软件或内部/外部触发）
 - 触发事件（计数器启动、停止、初始化或通过内部触发计数）
 - 输入捕获（捕获寄存器）
 - 输出比较（计数寄存器配对比较寄存器）
- 支持定位用增量（正交）编码器和霍尔传感器电路。
- 外部时钟触发输入或 cycle-by-cycle 电流管理

5.11 通用定时器（GPTIMC）

通用定时器（GPTIMC）由一可编程预除器驱动之 16 位自动重载计数器构成。

其亦可用于多用途，包含测量输入信号脉冲长度（输入捕获）或产生输出小型（输出比较，PWM，互补 PWM 含 dead-time 插入）

可使用定时预除器与 APB 时钟控制预除器来调校脉冲长度与波形周期，由数微秒至数毫秒。

高级控制（ADTIM1），通用（GPTIMA1，GPTIMB1，GPTIMC1）与基本（BSTIM1）定时器皆为完全独立不共享任何时钟源。

功能如下：

- 16 位上数自动加载计数器
- 16 位可编程预除器其计数器时钟频率允许被 1 与 65536 间之任何因子除（于运行中）
- 高达两个独立信道
 - 输入捕获
 - 输出比较
 - PWM 产生（边缘与中央对齐模式）
 - 单触发模式输出
- 互补输出可编程 dead-time 寄存器
- 同步化电路可控制定时器含外部信号与链接数个定时器
- 重复计数器用于更新定时寄存器，仅于计数器周期之定义编号后可作用
- 暂停输入以将定时器输出信号置于重置状态或是已知状态



- 中断产生以下事件/DMA：
 - 更新：计数器上溢/下溢，计数器初始化（透过软件或内部/外部触发）
 - 触发事件（计数器起始，停止，初始化由内部/外部触发计数）
 - 输入捕获（捕获寄存器）
 - 输出比较（计数寄存器配对比较寄存器）
 - 刹车信号输入
- 外部时钟触发输入或 cycle-by-cycle 电流管理

5.12 基本定时器（BSTIM）

基本定时器（BSTIM）由一可编程预除顺驱动之 16 位自动重载计数器构成，其亦可用于多种用途，包含测量输入信号脉冲长度（输入捕获）或产生输出波形（输出比较，PWM）。可使用定时预除顺与 APB 时钟控制预除顺器来调校脉冲长度与波形周期，由数微秒到数毫秒。

高级控制（ADTIM），通用（GPTIMA, GPTIMB, GPTIMC）与基本（BASTIM）定时器皆为完全独立不共享任何钟源。

功能如下：

- 16 位递增自动重载计数器
- 16 位可编程预分频器，用于对计数器时钟频率进行分频（即运行时修改），分频系数介于 1 到 65536 之间。
- 同步化电路可控制定时器含外部信号与链接数个定时器
- 发生如下事件时生成中断/DMA 请求：
 - 更新：计数器上溢/下溢，计数器初始化（透过软件或内部/外部触发）
- 外部时钟触发输入或 cycle-by-cycle 电流管理

5.13 低功耗定时器（LPTIM）

LPTIM 是为低功耗应用而设计的 16 位计数器。得益于多种时钟选择，LPTIM 支持使用外部输入作为时钟源，可以在内部时钟源停止的情况下计数。

功能如下：

- 16 位身上计数
- 3 位预分频支持 8 种分频系数（1, 2, 4, 8, 16, 32, 64, 128）
- 时钟源
 - 内部时钟源：HSE, HIS, LSI, LSE, HSE, PLL
 - 外部时钟源：外部端口输入
- 16 位 ARR 自动加载寄存器



- 16 位比较寄存器
- 连续或单发模式可选
- 软件或硬件触发可选
- 可编程滤波器
- 可配置输出：脉冲、PWM、翻转
- 输出极性可配

5.14 模数转换控制器（ADC）

ADC 模块是 12 位精度的逐次逼近型模数转换器。它具有多达 8 个利用通道，可测量来自 8 个外部信号、两个内部信号和 BVAT 电压信号。这些通道的 A/D 转换可在单次、连续、扫描逐测连续采样模式下进行。ADC 的结果存储在一个左对齐或右对齐的 16 位数据寄存器中。

ADC 模块具有模拟看门狗特性，允许应用检测输入电压是否超过了用户自定义的阈值上限或下限。

功能如下：

- 可配置的转换精度（6/8/10/12）
- 在规则转换、注入转换结束后以及发生模拟看门狗或溢出事件时产生中断
- 支持单次或连续转换模式
- 用于自动将通道 0 至通道 “n” 的扫描模式
- 可配置的数据对齐方式
- 可独立设置各通道采样时间
- 可配置外部触发器选项，可为规则转换和注入转换配置极性
- 支持不连续采样模式
- 可配置的转换时钟分频
- 规则通道转换期间可 DMA 请求

5.15 实时时钟器（RTC）

Real Time Clock（RTC）可提供使用者准确的时间以及日期资讯，这些关键词以 BCD 的格式储存在 RTC 控制暂存器内，同时提供使用者自行设定闹铃功能。RTC 的 CLK 来源也分为 2 种供使用者选择，这 2 种 CLK 分别为外部 32.768K Hz 的晶体振荡器、内部约 32.768K Hz 的 RC 振荡器。当 MCU 处在低功耗模式时，RTC 仍可继续提供准确的时间资讯。

功能如下：

- 支持日历显示：年、月、日。
- 支持时间显示：星期、小时、分钟、秒。
- 日历与时间皆以 BCD 格式储存。



- 支持闰年侦测功能。
- 支持用户自行设定 RTC 计数器校正功能。
- 支持用户自行设定闹铃中断功能。
- 支持年、月、日、星期、小时、分钟、秒的翻转（Rollover）中断。
- 支持 MCU 在睡眠模式下保持计数。
- 支持用户自行配置睡眠计数器。
- 支持最长 16777216 秒（194 天）的睡眠计数。
- 支持最短 1/16 秒的睡眠计数。
- 支持侦测日历、时间是滞已被清除。

5.16 集成内部总线接口（I2C）

I2C（芯片间）总线接口连接微控制器和串行 I2C 总线。它提供多主机功能，控制所有 I2C 总线特定的时序、协议、仲裁和定时。它支持标准模式，快速模式和超快速模式。同时与 SMBus（系统管理总线）和 PMBus（电源管理总线）保持兼容。可以使用 DMA 以减轻 CPU 的负担。

功能如下：

- 从机模式和主机模式
- 多主机模式
- 标准模式（高达 100KHz）
- 快速模式（高达 400KHz）
- 超快速模式（高达 1MHz）
- 7 位和 10 位地址模式
- 多个 7 位从地址（2 个地址，其中一个可屏蔽）
- 所有 7 位地址应答模式
- 广播呼叫
- 可编程建立和保持时间
- 可选的时钟延长
- 可编程数字噪声滤波器
- 深度为 8 的发送/接收 FIFOs
- DMA 功能
- SMBus 标准
- 硬件 PEC（包错误检查）的生成与验证，带 ACK 控制
- 命令与数据应答控制
- 支持地址解析协议（ARP）
- 主机和设备支持
- SMBus 报警



- 超时和空闲状态检测
- 与 PMBus 版本 1.1 标准兼容

5.17 串行外设接口 1 (LSSPI)

SPI1 是一个全双工主/从同步串行接口。主机处理器通过部线接口访问 LSSPI 上的数据、控制和状态信息。LSSPI 通过一组 DMA 信号 DMA 控制器进行连接, LSSPI 可配置为两种操作模式之一: 串行主模式或串行从模式。LSSPI 可以使用以下接口之一连接到任何串行主或串行从外围设备。

功能如下:

- 支持 SPI 串行外围接口。
- 支持 SSP 协议
- 支持国家半导体射线

5.18 串行外设接口 2 (SPI2)

可以使用的 SPI/I2S 接口和外部设备进行基于 SPI 协议和 I2S 音频协议的通信。SPI 或 I2S 模式或通过软件选择。器件复位后默认选中 SPI 模式。

串行外设接口 (SPI) 协议, 支持半双工, 全双工和简单同步等方式与外部设备的串行通信。该接口可配置为主机模式, 在这种情况下, 它向外部的从属设备提供通信时钟 (SCK)。界面也能够以多重配置的方式操作。

I2S 音频协议, 也是一个同步串行通信接口, 使用 3 个外部信号。它可以解决四个不同的音频标准, 包括飞利浦的 I2S 标准的 MSB 和 LSB 对齐的标准和 PCM 标准。它可以实现主从模式的半双工通信。I2S 作为主设备的时候可以向外部从设备的提供通信时钟。

功能如下:

- SPI 主要特性
 - 主设备与从设备模式
 - 三线全双工同步传输
 - 两条线的半双工同步传输 (双向数据线)
 - 两条线的简单同步传输 (单向数据线)
 - 8 位到 16 位数据的大小选择
 - 多重模式的能力
 - 8 位主模式波特率分频器
 - 从模式频率高达 $f_{\text{clk}}/2$
 - 主机和从机模式下都可以由硬件或软件管理 NSS: 主/从模式操作的动态变化
 - 可编程时钟极性和相位
 - 高位在前或低位在前可设置



- 专用的发送和接收状态标志，全部支持中断触发
- SPI 总线忙状态标志
- 支持 SPI 摩托罗拉方式
- 硬件 CRC 功能实现可靠的通信
 - ✓ CRC 值可以作为 TX 模式的最后一个字节传送
 - ✓ 自动 CRC 错误检查上次接收到的字节
- 支持 Rx 和 Tx FIFO，深度是 16
- 支持 DMA 传输
- 支持 SPI TI 模式
- I2S 特性
 - 单工通信（仅发送或接收）
 - 主或从操作
 - 8 位线性可编程分频器，以达到精确的音频采样频率（从 8kHz 到 968kHz）
 - 数据格式可以是 16 位、24 位或 32 位
 - 音频通道固定数据帧为 16 位（16 位数据帧）或 32 位（16 位、24 位、32 位数据帧）
 - 可编程的时钟可极性（稳态）
 - 从发送模式的下溢标志和接收功能（主或从）的溢出标志
 - 16 位的发送和接收寄存器，在通道两端各有一个寄存器
 - 支持的 I2S 协议：
 - ✓ I2S 飞利浦标准
 - ✓ MSB 对齐标准（左对齐）
 - ✓ LSB 对齐标准（右对齐）
 - ✓ PCM 标准（16 位通道帧上带长的或短的帧同步或者 16 位数据帧扩展为 32 位通道帧）
 - 数据方向始终是 MSB 在先
 - 支持发送和接收的 DMA 支持（16 位宽）
 - 主时钟可以向一个外部的音频组件输出。速率固定为 256 倍的 FS（其中 FS 是音频采样频率）
 - 支持 TX 和 RX FIFO，深度是 16
 - 提供 2 路外部时钟输入

5.19 通用异步收发器（UART）

通用同步异步收发器（UART）提供了一个灵活的方式，使 MCU 可以与外部设备通过工业标准 NRZ 的形式实现全双工异步串行数据通讯。UART 可以使用分数波特率发生器，提供了超宽的波



特率设置范围。

UART 支持非同步通讯模式和半双工单线通讯。也 LIN（本地互连网络），智能卡协议和 IrDA（红外数据协会）SIR ENDEC 规范和 modem 流控操作（CTS_n/RTS_n）同进还支持多机通讯方式。可以使用 DMA 实现多缓冲区设置，从而能够支持高速数据通讯。

功能如下：

- 全双工异步通信
- 16-byte 接收和发送 FIFO
- 兼容 16C550 标准
- 可程序设计接收缓冲触发点
- 支持各信道独立波特率可程序设计
- 支持自动波特率检测
- 十二个中断源
- 可与 DMA 使用
 - 利用 DMA 功能将收/发字节缓冲到保留的 SRAM 空间
- 内置小数波特率发生器，覆盖范围广的波特率不需要特定值的外部晶体
 - 可编程收发波特率高达 3MHz，最低可达 732Hz（时钟频率为 48MHz）
- 支持硬件自动流控制/流控制功能（CTS_n、RTS_n），RTS_n 控制流触发点可程序设计
 - Modem 硬件自动控制
 - RS485 发送始能控制
- 支持 CTS 唤醒功能
- 支持 IrDASIR 模式
 - 支持 3/16 位周期调制
- 支持 RS485
 - 支持 9-位模式
 - 多处理器通信
- 完全可程序设计的串行接口特性
 - 可程序设计数据位个数，即 5-，6-，7-，8-，9-位
 - 校验位，奇、偶、无校验或者固定校验位生成和检测可程序设计
 - 停止位长度可程序设计：1，2 位，在智能卡模式中支持 0.5，1.5 位
 - 可设置高位在前或低位在前
- 单纯半双工通讯
- 交换 Tx/Rx pin 配置
- LIN 主机的断开信号发送能力和 LIN 从机的断开信号检测能力
 - 将 UART 设置为 LIN 模式时，有 13 位的断开信号发生器与断开信号检测功能
- 智能卡模式



- 支持 ISO/IEC7816-3 标准宣言的 T=0 和 T=1 智能卡异步协议
- 智能卡使用的 1.5 停止位长度
- 支持 ModBus 通讯
 - 超时检测功能
 - CR/LF 字符识别
- 杂讯侦测

5.20 音频接口（PDM）

PDM（Pulse Density Modulation）是一种用数字信号表示模拟信号的调制方法。同为将模拟量转换为数字量的方法，PCM 使用等间隔采样方法，将每次采样的模拟分量幅度表示为 N 位的数字分量（N=量化深度），因此 PCM 方式每次采样的结果都是 N bit 字长的数据。PDM 则使用远高于 PCM 采样率的时钟采样调制模拟分量，只有一位输出，要么为 0，要么为 1。因此通过 PDM 方式表示数字音频也被称为 Oversampled 1-bit Audio。相比 PDM 一连串的 0 和 1，PCM 的量化结果更为直观简单。

5.21 蓝牙（BLE）

BLE5.0/5.1 蓝牙协议。



6 电器特性

Parameter	Description	Min	Typ	Max	Unit
Operating Temperture		-40		80	°C
Supply Voltage	Regualator supply input	1.8	3.3	3.6	V
t _{R_SUP}	Power supply rise time (0V to 3.3V)			330	ms
Current Consumption	TX Mode @ 0dBm Output (DCDC ON)		4.3		mA
	RX Mode (DCDC ON)		4.5		mA
	Standy Mode		2		mA
	Low Power Mode2		1.1		uA
	Low Power Mode3		0.7		uA
V _{IH}	High Level Input Voltage	0.8*VDD33		VDD33	V
V _{IL}	Low Level Input Voltage	0		0.2*VDD33	V
V _{OH}	High Level Output Voltage	VDD33-0.4		VDD33	V
V _{OL}	Low Level Output Voltage			0.4	V
Source Current			30		mA
Sink Current			60		mA
V _{ESD}	Electrostatic discharge voltage		±8000		V